DVのNotes

这里是一座持续生长的个人知识库，用来整理数字 IC、SystemVerilog、项目实践，以及那些值得反复回看的学习线索。

开始探索

从 学习笔记 开始，或按 Ctrl/⌘ + K 打开全文搜索。右侧关系图可以带你沿着笔记之间的连接继续漫游。

主要知识分类

• 🧠 学习笔记：数字电路、SystemVerilog 与验证方法学
• 🎓 课程资料：课程提纲、阅读清单与实验记录
• 🛠️ 项目记录：从问题定义到复盘的完整过程
• ✍️ 技术文章：整理成体系的技术写作
• 🗂️ 知识卡片：一个概念、一张卡片
• 🌿 个人随笔：关于学习、工具与方法的思考
• 🔖 资源收藏：经过筛选的资料入口

最近更新

• 2026-09-09 · CMOS 基础
• 2026-09-09 · 时序分析 Timing Analysis
• 2026-09-09 · SystemVerilog 基础语法

精选笔记

1. CMOS 基础：从反相器理解数字电路
2. 示例项目：建立一个可复用验证环境
3. 如何建立个人知识库

学习计划

• 建立公开的 Obsidian Vault
• 配置双向链接、搜索和知识图谱
• 补全 UVM phase 与 objection 笔记
• 整理 AXI4 burst 与乱序事务

花园状态

持续更新

当前为第一版结构。笔记会保留必要的上下文与链接，而不是追求一次写完。最后更新：2026-09-09。

想看全局关系？点击右侧局部图谱的展开按钮，进入完整的知识网络。