这里是一座持续生长的个人知识库，用来整理数字 IC、SystemVerilog、项目实践，以及那些值得反复回看的学习线索。
开始探索
从 学习笔记 开始，或按
Ctrl/⌘ + K打开全文搜索。右侧关系图可以带你沿着笔记之间的连接继续漫游。
学习与练习
- 🧭 零基础 → SV → UVM → 项目实战 → 面试：按阶段阅读，每一步都有配套笔记和完成目标。
- ✍️ 开始刷题 · SV 54 题：章节自测、随机练习、查看解析与错题重练。
主要知识分类
- 🧠 学习笔记：数字电路、SystemVerilog 与验证方法学
- 📰 IC 验证周报：每周筛选数字 IC 验证领域的一手动态与技术进展
- 🛠️ 项目记录：从问题定义到复盘的完整过程
- ✍️ 技术文章：整理成体系的技术写作
- 🗂️ 知识卡片：一个概念、一张卡片
- 🌿 个人随笔：关于学习、工具与方法的思考
- 🔖 资源收藏：经过筛选的资料入口
最近更新
-
2026-10-18 · SV 自测题库 · 54 题
-
2026-09-09 · CMOS 基础
-
2026-09-09 · 时序分析 Timing Analysis
精选笔记
学习计划
- 建立公开的 Obsidian Vault
- 配置双向链接、搜索和知识图谱
- 补全 UVM phase 与 objection 笔记
- 整理 AXI4 burst 与乱序事务
花园状态
持续更新
当前为第一版结构。笔记会保留必要的上下文与链接，而不是追求一次写完。最后更新：2026-09-09。
想看全局关系？点击右侧局部图谱的展开按钮，进入完整的知识网络。